in

3D-NAND: Kioxia et Western Digital utilisent 162 couches pour BiCS6

Image: Mémoire Toshiba / Western Digital

Cette année également, les partenaires NAND Flash Kioxia et Western Digital annoncent une nouvelle génération de NAND 3D à la Conférence internationale sur les circuits à semi-conducteurs (ISSCC). BiCS5 avec 112 couches de cellules (couches) est suivi par BiCS6 avec une conception de 162 couches. Les coûts de fabrication sont réduits lorsque la surface de la puce est 40% plus petite.

70% de bits en plus par tranche

Les puces plus petites fournissent plus de bits par zone et donc une plus grande densité de stockage. Selon la société, cela signifie que 70% de bits supplémentaires peuvent être fabriqués par tranche, ce qui devrait réduire considérablement les coûts par bit, bien que des étapes de travail supplémentaires soient nécessaires pour la conception plus complexe.

Les cellules se rapprochent également à plusieurs niveaux

Alors que le nombre de couches a augmenté de 45% à 162 par rapport à la cinquième génération (BiCS5) annoncée il y a deux ans et achevée il y a un an, la surface de puce pour BiCS6 a diminué de 40%. La densité des cellules de stockage par niveau (densité du réseau de cellules latérales) doit également être « jusqu’à 10 pour cent«Ont été augmentés. Les cellules se rapprochent un peu plus les unes des autres, ce qui peut être désavantageux en termes de durabilité, mais ce n’est pas obligatoire. Comme il est maintenant courant, la logique dite de puce est logée dans ses propres niveaux (circuit sous réseau) et n’occupe donc pas de zone de puce supplémentaire.

Plus de performances avec une interface plus rapide

La sixième génération de la 3D NAND de Kioxia et Western Digital aurait également été améliorée en termes de performances. Pour la conception à 4 plans avec quatre zones de mémoire pour un accès plus parallèle, un « près de 2,4 fois«Augmentation des performances d’écriture (programme) par rapport à BiCS5 appelé. La latence pour l’accès en lecture aurait été réduite de 10%. Au début, on ne sait pas à quelle variante du prédécesseur est comparée, car BiCS5 est également disponible en version à 2 plans plus lente.

Les équipes de Kioxia et Western Digital ont également appliqué le placement CMOS Circuit Under Array et le fonctionnement à quatre plans, qui, ensemble, offrent une amélioration de près de 2,4 fois les performances du programme et de 10% de la latence de lecture par rapport à la génération précédente.

L’augmentation des «performances d’E / S» est d’environ 66% plus: ce qui signifie que l’interface NAND interne fonctionne maintenant à 1 600 MT / s au lieu de 1 066 MT / s (BiCS5) et est très approximativement arrondie ici. Le NAND 176 couches de Micron et le NAND 176 couches de SK Hynix reposent également sur une interface NAND à 1600 MT / s.

Le développement terminé ne signifie pas la production en série

Au départ, Kioxia et Western Digital ne parlent que du développement achevé du « Technologie de mémoire flash 3D à 162 couches« . Le moment où la production de masse commencera n’a pas encore été rendu public.

3D-NAND: Kioxia et Western Digital utilisent 162 couches pour BiCS6 1
Partager cet article
Robin Vigneron

Par Robin Vigneron

Robin est un passionné de nouvelles technologies et il n'hésites pas à creuser le web pour vous trouver les meilleurs bons plans et astuce High-Tech !

Au lieu de Wikipedia: le ministère de l'Éducation de la NRW achète une licence Brockhaus coûteuse 15

Au lieu de Wikipedia: le ministère de l’Éducation de la NRW achète une licence Brockhaus coûteuse

Carnet Carbon: Le Vaio Z contient Tiger Lake-H35 pour 3579 dollars US 16

Carnet Carbon: Le Vaio Z contient Tiger Lake-H35 pour 3579 dollars US