Micron va maintenant à plein régime avec le 3D-NAND développé en interne sans ex-partenaire Intel. Avec la nouvelle technologie de grille de remplacement, 128 couches n’étaient qu’une petite étape intermédiaire. Avec la deuxième génération avec 176 couches et une puce 30% plus petite que la concurrence, le voyage commence vraiment.
Pendant de nombreuses années, Intel et Micron étaient partenaires de la joint-venture IM Flash Technologies (IMFT) dans le développement et la fabrication de mémoire flash NAND, comme on peut le trouver dans les smartphones, les SSD, les cartes mémoire et de nombreux autres produits. Mais l’ère IMFT a pris fin il y a environ un an et les deux sociétés développent désormais la 3D-NAND séparément.
Micron a innové en architecture
Alors qu’Intel poursuit l’approche IMFT précédente avec une architecture à grille flottante et le poursuit sous la forme d’une conception à 144 couches en tant que première génération, Micron a fait un bouleversement technique. Micron appelle la nouvelle architecture Replacement Gate (RG) Technology, qui est décrite plus en détail dans un livre blanc (PDF).

176 couches ultra-minces, puce 30% plus petite
La première génération de l’architecture RG a 128 couches, mais n’a guère atteint une importance commerciale et a davantage servi de véhicule d’essai. Avec la deuxième génération, Micron le cloue et l’augmente directement à 176 couches. Micron a réussi à réduire considérablement l’épaisseur des couches de cellules individuelles (couches) de sorte que la puce à 176 couches ne soit pas plus haute qu’une puce à 64 couches. Micron spécifie une épaisseur de 45 µm pour une matrice de 176 couches, qui se compose de deux tours de 88 couches empilées l’une sur l’autre.
La variante présentée stocke 512 gigabits de données par puce et trois bits par cellule mémoire (TLC). Micron est également fier du fait que la puce est environ 30% plus petite que la plus petite contrepartie précédente de la concurrence, mais sans nommer de chiffres spécifiques ni de base de comparaison. Le BiCS5-Flash développé par Kioxia (anciennement Toshiba Memory) et Western Digital est déjà très compact avec 66 mm² à 512 Gbit (TLC). La zone de la puce est un aspect important des coûts de fabrication.
Débit et latence optimisés
Cependant, Micron promet des progrès non seulement en termes de densité de stockage, mais également en termes de performances. La latence de lecture et d’écriture aurait été réduite de plus de 35% par rapport à la génération 96 couches et de plus de 25% par rapport à la génération 128 couches. L’interface NAND (ONFI) a été accélérée de 1 200 MT / s à 1 600 MT / s et donc d’un tiers.
176L-NAND déjà en série
Comme l’indique Micron, la production en série du NAND à 176 couches est déjà en cours dans l’usine de Singapour et les clients doivent également recevoir des puces. Le nouveau NAND sera également utilisé dans les SSD de la filiale Crucial.
Pour 2021, Micron annonce « d’autres nouveaux produits basés sur cette technologie » à. Une variante QLC avec quatre bits par cellule de mémoire et une densité de stockage encore plus élevée serait attendue.