in

GPU dans la conception de chipsets: les brevets AMD mettent le cache en jeu

Deux nouveaux brevets d’AMD, relatifs à une possible conception de chipsets pour GPU, mettent en jeu un « pont actif » et le cache. Un cache L3, cohérent pour chaque chiplet, devrait pouvoir échanger des données selon les besoins, tandis qu’un chiplet principal devrait prendre en charge l’organisation et la communication.

Une conception de chipset flexible pour les GPU

Sous le numéro de brevet «US 2021/0097013 A1», AMD a publié un nouveau brevet intitulé «Active Bridge Chiplet with integrated Cache (PDF)» pour les futurs processeurs graphiques potentiels dans la conception de chiplet.

US 2021/0097013 A1: Chiplet Active Bridge avec cache intégré (Image: AMD)

En plus d’un soi-disant «pont actif», une puce de silicium active qui prend en charge la connexion entre les puces GPU, un cache L3 qui est cohérent sur toutes les puces et un «Chiplet primaire» est à nouveau décrit, dans lequel les programmes continuent à utiliser le GPU comme une perception d’une unité.

Dans le brevet «GPU Chiplets using High Bandwidth Crosslink» de décembre 2019, les connexions HBX passives sous la forme d’un interposeur («Crosslinks») avec une bande passante très élevée ont été décrites à la place.

Le cache se déplace vers le pont

La particularité du « Active Bridge » est que la mémoire L3 doit être placée directement sur la connexion du pont et non plus sur le chipset GPU correspondant. Cela explique également la conception active du pont.

De plus, la taille du cache L3 peut être mise à l’échelle selon les besoins en raison de la taille du «pont actif» et permet des solutions pour les systèmes ou les GPU et les accélérateurs avec quelques (1 à 2) ou plusieurs (3 ou plus) puces GPU ensembles.

Le cache L3 est ainsi également découplé du développement thermique et de la consommation électrique des puces GPU. Cependant, le brevet n’indique pas clairement si le cache peut effectivement être mieux refroidi avec lui ou si le développement de chaleur décentralisé est simplement un avantage.

US 2021/0097013 A1: Chiplet Active Bridge avec cache intégré

US 2021/0097013 A1: Chiplet Active Bridge avec cache intégré

US 2021/0097013 A1: Chiplet Active Bridge avec cache intégré

US 2021/0097013 A1: Chiplet Active Bridge avec cache intégré

US 2021/0097013 A1: Chiplet Active Bridge avec cache intégré

US 2021/0097013 A1: Chiplet Active Bridge avec cache intégré

La connexion à la VRAM se fait toujours sur le chiplet GPU et non sur le « Active Bridge », tandis que la connexion entre le pont et le chiplet se fait via des TSV (« Through Silicon Vias ») qui traversent le chiplet. Le pont lui-même n’a pas de vias, seulement des structures et des pistes conductrices sur le dessus.

Les méthodes de fabrication de l’Active Bridge

Un aussi sur Brevets gratuits en ligne Le nouveau brevet publié le 1er mars décrit les méthodes de fabrication du nouveau «Active Bridge» et sa connexion au GPU sous le titre «Fabricating Active-Bridge-Coupled GPU Chiplets (PDF)» et le numéro de brevet américain «US 2021/0098419 A1 ”-Chiplets.

US 2021/0098419 A1: Fabrication de puces GPU couplées à un pont actif
US 2021/0098419 A1: Fabrication de puces GPU couplées à un pont actif (Image: AMD)

Les puces GPU sont attachées à une tranche de support, puis connectées avec la matrice de pont active. Le brevet ne différencie essentiellement que les connexions face à face et les connexions face à dos.

Encore loin

Dans le passé, il y a eu plusieurs rumeurs selon lesquelles RDNA 3 ou RDNA 3+ pourraient s’appuyer sur une telle conception de chiplet, mais probablement un successeur de la solution professionnelle CDNA. Zen 4 et RDNA 3 sont toujours des rêves d’avenir et devraient apparaître fin 2022.

Feuille de route AMD

Feuille de route AMD

Feuille de route AMD

Feuille de route AMD

Feuille de route AMD

Feuille de route AMD

AMD lui-même n’a pas encore officiellement commenté la conception multi-puces et l’approche des puces GPU pour les prochains GPU de jeu de la série Radeon.

Les rédacteurs tiennent à remercier le membre de la communauté « ETI1120 » pour l’avoir signalé et « Colindo » pour son soutien actif dans l’étude des brevets et leur mise en œuvre.

GPU dans la conception de chipsets: les brevets AMD mettent le cache en jeu 1
Partager cet article
Robin Vigneron

Par Robin Vigneron

Robin est un passionné de nouvelles technologies et il n'hésites pas à creuser le web pour vous trouver les meilleurs bons plans et astuce High-Tech !

Vulnérabilité dans Zen 3: le transfert de magasin prédictif comporte des risques comme Spectre 15

Vulnérabilité dans Zen 3: le transfert de magasin prédictif comporte des risques comme Spectre

Nintendo Switch: les amateurs construisent des consoles de jeux au format de bureau 16

Nintendo Switch: les amateurs construisent des consoles de jeux au format de bureau