Processori EPYC: AMD completa con successo il processo Venice of Venice in TSMC N2 da 34 commenti
Immagine: AMD
AMD ha prodotto con successo la prossima generazione di processori EPYC per il segmento HPC, nome in codice Venice, utilizzando il nuovo processo di produzione di nanosheet N2 di TSMC. Inoltre, AMD ha completato con successo i primi test e la convalida dell‘EPYC di quinta generazione presso la Fab 21 di TSMC in Arizona.
Prodotto industriale del primo HPC in TSMC N2
La prossima generazione di processori EPYC, nota anche come Venice, è il primo prodotto HPC al mondo ad aver completato con successo una striscia nel processo di produzione TSMC N2 con nanosfoglie. La dott.ssa Lisa Su, CEO di AMD, e il dott. CC Wei, CEO di TSMC, hanno celebrato questa dimostrazione con un wafer prodotto appositamente con Venice CCD.
È nella nuova produzione
TSMC aveva annunciato il processo di produzione N2 nell’estate del 2022, con un inizio della produzione previsto per il 2025 e, passando al gate all around (GAA), o come lo chiama TSMC: nanosheets, il 10-15% in più con lo stesso consumo energetico o il 25-30% in più di consumo energetico con le stesse prestazioni. Per AMD è prevista una variante ad alte prestazioni, ora utilizzata nel segmento HPC, e una versione mobile per TSMC N2.
I nanosheets spiegati brevemente
I nanosfoglietti o nanofili sono strutture bidimensionali con uno spessore inferiore a 100 nm. Sono sulla tabella di marcia dell’industria dei chip da anni e mirano a rendere possibile la tecnologia successiva a FINFET, che utilizza transistor in una struttura ad alette tridimensionale. Per la prima volta vengono utilizzati nanosfoglie con un gate circostante, poiché questo tipo di produzione si basa su sottili “fili”.
Maggiori dettagli sulla tecnologia di produzione Dick: innovazioni ieri, oggi e domani
AMD Venezia dovrebbe iniziare il prossimo anno
Secondo l’attuale annuncio di AMD, la prossima generazione di EPYC dovrebbe arrivare sul mercato il prossimo anno. Venice Alias EPYC 9006 dovrebbe offrire nuovamente un massimo di 8 slot per chip con un massimo di 32 core Zen-6 e quindi fino a 256 core con produzione a 2 nm.
Come “Turin Classic”, l’attuale alias EPYC 9005 offre al momento un massimo di 128 core ZEN-5 con 16 CCD a 8 core e un massimo di 192 core zen-5c con 12 CCD a 16 kern come “Turin Dense”. Venezia ridurrebbe nuovamente di quattro volte il numero di CCDS. Ufficialmente, AMD non ha ancora annunciato alcun dettaglio tecnico su Venice.
Test di successo presso la Fab 21 di TSMC Arizona
Sebbene la produzione di N2 venga effettuata a Taiwan, gli attuali processori EPYC di quinta generazione saranno prodotti anche negli Stati Uniti, presso la Fab 21 di TSMC in Arizona. Lì, AMD ha completato con successo lo “shrinkage”, ovvero i test iniziali dopo la produzione di un nuovo chip e la convalida dei processori.
Argomenti: AMD EPYC Half-Conductor Industry Processor Server TSMC Fonte: AMD
Marc decodifica i processori testando le loro prestazioni per gaming, creazione di contenuti e intelligenza artificiale.
